CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - dds VHDL

搜索资源列表

  1. DDS

    0下载:
  2. 老外用VHDL写的DDS,很严谨,很经典。-Foreigner wrote DDS, very strict, very classic.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:1429
    • 提供者:zhangjing
  1. Signal-Generator-VHDL

    0下载:
  2. 这是基于quartus dds信号发生器设计的源程序-This is based on quartus dds source signal generator design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:135379
    • 提供者:石浪
  1. dds

    0下载:
  2. 用vhdl语言编写的dds信号发生器,对大家很有帮助,希望大家下载使用-Dds using vhdl language signal generator, useful for everyone, I hope you download
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:897465
    • 提供者:lixin
  1. nco

    0下载:
  2. 数字接收机DDS中NCO设计,vhdl代码参考-NCO of DDS in a digital receiver design,vhdl code reference
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-25
    • 文件大小:1168
    • 提供者:rickdecent
  1. dds

    0下载:
  2. DDS数字函数信号发生器,采用VHDL编写,可以产生正弦波、锯齿波、三角波信号,信号的频率和相位都可调。-DDS Digital Function Generator using VHDL write, you can produce sine, sawtooth, triangle wave signal, the signal s frequency and phase are adjustable.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1163
    • 提供者:郝心情
  1. dds

    0下载:
  2. 这是个基于dds的正弦波发生器的程序,用vhdl语言编写, 希望对大家有用。 -This is a sine wave generator based on dds program, using vhdl language, want to be useful.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:694
    • 提供者:杜维轩
  1. DDS

    0下载:
  2. Quartus环境下,使用VHDL语言和IP核进行的通用DDS设计。-Quartus environment, general DDS design using VHDL and IP cores.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1468850
    • 提供者:
  1. DDS-Based-on-VHDL

    0下载:
  2. 论文研究并设计了一种基于硬件描述语言 VHDL 的直接数字频率合成器。-Thesis and design of a hardware descr iption language VHDL-based direct digital frequency synthesizer.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1765215
    • 提供者:zhuimeng
  1. VHDL

    0下载:
  2. the VHDL for DDS ,you can do all things with it .thank you
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:17455
    • 提供者:李佑军
  1. DDS

    0下载:
  2. 基于AD9833的DDS模块EDA设计(vhdl)-serial(485 or 232)
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:3586
    • 提供者:shen_dong
  1. DDS

    1下载:
  2. 基于VHDL的DDS设计代码,进过仿真验证,斌在FPGA实验板上实现-dds design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:271850
    • 提供者:wangding
  1. dds

    0下载:
  2. 自己写的dds工程文件,用的VHDl,三角波,方波。正玄波-Dds engineering documents, write your own used VHDl, triangle wave, square wave. Positive sine wave
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:1202889
    • 提供者:chen
  1. dds

    0下载:
  2. 应用XLINIX对DDS进行实现和模拟,是大学生初步进行VHDL设计是一个有用的帮助-The application XLINIX the DDS implementation and simulation, students preliminary VHDL design is a useful help
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:752503
    • 提供者:王鹏
  1. dds_vhdl

    0下载:
  2. DDS的VHDL程序,相当好,值得下载,共享才是王道-DDS, VHDL program is quite good, worth downloading, sharing is king
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:631
    • 提供者:cheng
  1. DDS

    0下载:
  2. dds的源码,可以合成任意波形,VHDL语言-dds source, we can refer to very good
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-24
    • 文件大小:15358
    • 提供者:王海发
  1. DDS

    0下载:
  2. DDS正弦波形发生器,VHDL语言描述!-DDS sine waveform generator, VHDL language descr iption!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-30
    • 文件大小:881248
    • 提供者:吴江波
  1. DDS

    0下载:
  2. 利用现场可编程逻辑门阵列FPGA实现直接数字频率合成(DDS)的原理,以及以DDS为核心的信号发生器。探讨DDS技术在FPGA中 的实现方法,提出采用ALTERA公司的FLEX系列FPGA芯片FLEX10K进行直接数字频率合成的VHDL源程序。-The use of field-programmable gate array FPGA to realize the principle of the direct digital frequency synthesis (DDS) DDS as t
  3. 所属分类:Other systems

    • 发布日期:2017-11-12
    • 文件大小:3424569
    • 提供者:fml
  1. dds

    0下载:
  2. 是vhdl语言写的dds的部分代码,留下来,方便以后查看-The vhdl language written dds part of the code , to stay , convenient View
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-22
    • 文件大小:1643
    • 提供者:
  1. dds

    0下载:
  2. 可以完成直接频率合成器功能的VHDL代码-VHDL code which can complete the function of Direct frequency synthesizer.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-29
    • 文件大小:1358
    • 提供者:王明阳
  1. DDS

    0下载:
  2. VHDL DDS 采用FPGA实现1hz到100khz可调的dds程序,频率调节步长是变化的。-Using FPGA 1hz to 100khz adjustable, dds program, the frequency adjustment step change.
  3. 所属分类:Compress-Decompress algrithms

    • 发布日期:2017-11-17
    • 文件大小:7168
    • 提供者:LS
« 1 2 ... 5 6 7 8 9 1011 12 13 14 15 16 17 »
搜珍网 www.dssz.com